1 - Rechnerarchitektur [ID:10855]
50 von 1089 angezeigt

Im Wintersemester 2013-14, worum soll es denn gehen?

Ja, den Mann, kennen Sie den?

John von Neumann, berühmter Mann von Neumann Rechner, steht hier vor seiner Maschine,

den IAS, Institute of Advanced Studies Rechner.

Und damit ging es mal irgendwie los, eigentlich war es schon vorher, das sage ich immer ganz

gern, aber gut, den habe ich jetzt hier herausgesucht.

Und hier Core i7, das Innere eines Prozessors im Detail, Form von Neumann Rechner zur Core

i7 Architektur.

Darum soll es gehen, ich will Sie mit einem Schwerpunkt in der Rechnerarchitektur in die

Prozessorarchitektur, in die Geheimnisse des Inneren eines Prozessors da einweisen.

Wie funktioniert das Ganze da drin?

Das wollen wir uns genauer anschauen.

Ich gebe erst einmal einen kurzen Inhaltüberblick über die, was wir in der Vorlesung machen

wollen und dann gehe ich darauf ein zu organisatorischen Dingen, was wir da so haben.

Also ich versuche das mal kurz und schmerzlos zu machen.

Gut, also wir fangen an mit den CISC Prozessoren, Organisationsaspekte mit einer CISC Prozessoren.

Ich vermute mal, Sie haben mich alle mal irgendwie in der Rechnerarchitektur, in den Grundlagen

genießen dürfen.

Wunderbar.

Da haben wir ja schon mal angefangen, eigentlich ging es, war das ja eigentlich nur ein bisschen

zum Schnuppern.

Jetzt könnte es endlich so richtig interessant werden.

Wie sind denn so CISC Prozessoren aufgebaut und RISC Prozessoren?

Da würde ich gleich heute nochmal mit einer kurzen Wiederholung starten, RISC und CISC

Prinzipien, die Mikroprogrammierung in CISC Architekturen und das Pipelining in CISC Architekturen

und wenn wir in den Grundlagen Rechnerarchitekturen eigentlich da aufgehört haben, wo es richtig

interessant würde, steigen wir hier jetzt da eben genauer ein.

Ich hatte Ihnen da schon mal in den Grundlagen erzählt, dass es da so etwas wie Hussets gibt

bei der Pipeline, dass dann die Instruktionen eben nicht vollständig, alle Instruktionen

nicht vollständig die ganze Pipeline ausfüllen können, sondern da gibt es immer wieder mal

Situationen, wo es zu Konflikten kommt und dass so eine Instruktion dann angehalten werden

muss.

Das sind sogenannte Strukturhessatz, Steuerungshessatz, die gibt es bei statischer und dynamischer,

die gibt es bei den Sprungbefehl und den Datenhessatz, also ganz einfach A plus B ist gleich C und

im nächsten Befehl will ich gleich C verwenden.

Jetzt ist aber C noch nicht zurückgeschrieben, weil das Ganze noch irgendwie in der Pipeline

drin steckt und in den Grundlagen Rechnerarchitektur habe ich Ihnen bloß gesagt, da gibt es Probleme

und wie lösen wir die, das will ich Ihnen dann in der Vorlesung Rechnerarchitektur sagen

und tatsächlich ist es so, der Prozessor würfelt in dem Sinne, der hat eine dynamische Sprungvorhersage,

fängt ein bisschen an zu schätzen, springe ich oder springe ich nicht und der würfelt

verdammt gut.

Also der dynamische Sprungvorhersage hat mittlerweile, ich habe in der Grundlagen Rechnerarchitektur

schon mal gefragt, was schätzen Sie, wie gut die sind, solche Prozessoren, in wieviel

Prozent an der Fälle liegen die richtig?

Sagen Sie irgendwas aus dem Bauch heraus, was schätzen Sie?

80 Prozent.

Wir liegen weit über 90 Prozent liegen die richtig, woran, das ist Wahnsinn, wo schaffen

die das?

Das liegt vor allen Dingen an den Schleifen, in einer Schleife wird häufig immer wieder

zurückgesprungen, deswegen bin ich schon mal gar nicht so schlecht, wenn ich bei einer

Teil einer Videoserie :

Zugänglich über

Offener Zugang

Dauer

01:31:56 Min

Aufnahmedatum

2013-10-17

Hochgeladen am

2019-04-30 00:29:03

Sprache

de-DE

Die Vorlesung baut auf die in den Grundlagen der Rechnerarchitektur und -organisation vermittelten Inhalte auf und setzt diese mit weiterführenden Themen fort. Es werden zunächst grundlegende fortgeschrittene Techniken bei Pipelineverarbeitung und Cachezugriffen in modernen Prozessoren und Parallelrechnern behandelt. Ferner wird die Architektur von Spezialprozessoren, z.B. DSPs und Embedded Prozessoren behandelt. Es wird aufgezeigt, wie diese Techniken in konkreten Architekturen (Intel Nehalem, GPGPU, Cell BE, TMS320 DSP, Embedded Prozessor ZPU) verwendet werden. Zur Vorlesung werden eine Tafel- und eine Rechnerübung angeboten, durch deren erfolgreiche Beteiligung abgestuft mit der Vorlesung 5 bzw. 7,5 ECTS erworben werden können. In den Tafelübungen werden die in der Vorlesung vermittelten Techniken durch zu lösende Aufgaben vertieft. In der Rechnerübung soll u.a. ein einfacher Vielkern-Prozessor auf Basis des ZPU-Prozessors mit Simulationswerkzeugen aufgebaut werden. Im Einzelnen werden folgende Themen behandelt:
  • Organisationsaspekte von CISC und RISC-Prozessoren

  • Behandlung von Hazards in Pipelines

  • Fortgeschrittene Techniken der dynamischen Sprungvorhersage

  • Fortgeschritten Cachetechniken, Cache-Kohärenz

  • Ausnutzen von Cacheeffekten

  • Architekturen von Digitalen Signalprozessoren

  • Architekturen homogener und heterogener Multikern-Prozessoren (Intel Corei7, Nvidia GPUs, Cell BE)

  • Architektur von Parallelrechnern (Clusterrechner, Superrechner)

  • Effiziente Hardware-nahe Programmierung von Mulitkern-Prozessoren (OpenMP, SSE, CUDA, OpenCL)

  • Leistungsmodellierung und -analyse von Multikern-Prozessoren (Roofline-Modell)

Empfohlene Literatur
  • Patterson/Hennessy: Computer Organization und Design
  • Hennessy/Patterson: Computer Architecture - A Quantitative Approach

  • Stallings: Computer Organization and Architecture

  • Märtin: Rechnerarchitekturen

Einbetten
Wordpress FAU Plugin
iFrame
Teilen